多轴联动高速运动控制网络的设计与实现

　　网络化是运动控制、数控技术等领域的重要发展方向。结合商业化的CAN总线、485总线等技术，相关的研究人员与机构推出一系列的网络化运动控制器、数控系统网络等工业化产品。近年来，以太网技术的飞速进步，使基于串行通信协议的运动控制网络受到业内各界的广泛重视，先后出现了SERCOS—II、Powerlink、Profinet等专用运动控制网络协议。其硬件传输媒介主要采用RS一485、光纤、Fire Wire与以太网4种，各有自身独特的优势，同时也都拥有一定的市场份额。其中Synqnet运动控制网络采用全双工传输模式，通信周期小于25us，双向传输速度可达200Mb/s，突出的性能优势使其迅速得到相关专业厂商的认可，并迅速被市场采用。

　　根据上述发展，本文在多轴联动数控网络研究中，参考商业化的Synqnet控制网络结构与协议并进行适当的简化、修订，同时结合数控系统的技术特点，基于大规模可编程逻辑器件FPGA，研究多轴联动高速运动控制网络的拓扑结构、传输协议、联动控制方法及其实现技术。

1 网络结构设计

　　本文所用运动控制网络结构如图1，主控计算机在完成指令输入、译码、校验、刀具补偿后将得到的多轴运动控制指令直接通过局部总线传给主节点Host，再由主节点Host通过本文所设计的类Synqnet协议传至各从节点Slave。从节点不仅完成指令数据的接收、通信功能，还负责各运动轴的联动控制。Slave节点上，各运动轴的插补控制信号由运动控制器内带有类Synqnet协议的运动控制芯片实现。相对现有运动控制网络，图示的网络结构将节点上各运动轴的插补控制算法集成到节点控制中，因此节点上的各轴联动操作不需要额外的插补控制器；同时，节点间各轴的插补运动通过网络的高速数据传输保证。因而，该种网络结构易于实现多轴运动的强实时控制。

　　上述的控制网络中，主节点通过主控芯片接收CPU送来的并行数据，计算校验码，将二者转换为网络介质要求的四位数据，根据专用数据传输协议发送至类Synqnet网络。从节点利用运动控制芯片接收来自类Synqnet网络的数据，同时进行数据转换、校验，而后根据数据指令初始化运动参数，驱动插补控制模块，发出指令脉冲至相应驱动器。

2 主节点控制逻辑设计

　　本文的类Synqnet总线沿用商业以太网的双绞线与物理层接口PHY，同时设计专门的通讯协议与节点逻辑控制电路与芯片，以简化传输，提高效率。

　　2.1 主节点控制芯片的逻辑结构

　　主节点的逻辑控制电路基本结构如图2，它主要完成数据发送及状态监控等功能，通过专门设计的专用节点控制芯片实现。整个控制芯片由CPU读写控制、FIFO、16—4位数据转换、FIFO状态监控，数据发送与发送状态监控等模块构成。

　　主控芯片通过CPU读写控制接收CPU的16位并行数据、计算16位循环冗余码，根据网络介质要求将其转换为四位数据，而后响应发送时钟TXC，将数据发至类Synqnet网络。从节点收到数据，进行串并转换、循环冗余校验，传输错误，向主节点发出重发请求，请求重发数据封包。

　　2.2数据发送逻辑设计

　　2.2.1数据格式

　　本文的数据传输过程分为参数设置与数据传输两个阶段，分别处理两类数据封包一设置封包与数据封包。设置封包的数据格式如表1，起始字为4位数据“1000”，结束字“1001”，校验采用取反校验，传送起始字、结束字、设置数据的同时，输出反码供校验。

　　数据封包的结构与设置封包类似，也包括起始字、数据与结束字3个段，且起始字、结束字与校验码均与设置封包相同，只是所传输的数据采用16位循环冗余校验。