CPLD部分是该位置控制卡的主要部分,主要实现如下功能:
(1) 根据上位机(PC104)的指令产生特定频率与数目的脉冲,并传递给四个进给轴(X,Y,Z,C)的伺服驱动器,以脉冲控制方式控制电机;
(2) 为上位机提供插补周期的定时;
(3) 根据上位机指令,实现输入输出部分的片选译码功能;
(4) 对光隔,整形后的手脉信号进行四倍频鉴向计数。
下面就来专门介绍这部分的设计实现。
CPLD部分设计与仿真
Altera公司是一家专门从事逻辑器件生产的厂家,自该公司成立10余年来,一直致力于高密度可编程逻辑器件的研发与生产,成为业界的佼佼者。A1tera的CPLD器件高密度,高速度及在线配置功能,使得原来由分立元件构成的电路集成在一个芯片上,而且通过编程,电路功能可随意改变,大大增强了电路的集成度以及设计的灵活性和可靠性。并和EFROM配合使用时,用户可以反复地编程、擦除、使用或者在外围电路不动的情况下用不同的EPROM就可实现不同的功能。
因此,这里选用Altera公司的FLEX10K器件来实现上述译码、倍频、计数等功能。
同时Altera公司提供的MAX+PLUS开发工具,快速、直观、易于使用,可大大缩短开发周期,减少工作量,而且可以在设计阶段进行仿真验证,大大提高了设计的可靠性。整个过程分为设计输入、编译、仿真与验证、配置四个阶段(如图3所示)。位置控制卡的CPLD部分具体设计过程如下:
首先分析该部分电路功能,将其分成若干模块:插补周期定时模块、小数分频模块、译码模块以及脉冲信号的四倍频及计数模块,而后分别对各个电路模块进行设计。其中根据需要选用不同的输入方式,像定时模块、小数分频模块计数模块等,可以用原理图输入法设计;译码模块则用VHDL设计;最后的顶层文件用原理图输入。将各个模块设计并输入后,经MAX+PLUS软件中的Compiler编译器进行编译,在编译器窗口中将显示各种出错信息,设计者可根据显示信息对设计进行修改。一旦编译通过,MAX+PLUS软件在几秒中内自动完成建立网表、逻辑综合、适配、划分、时域分析、装配等工作,且生成多个后续工作需要的文件。编译通过后再用MAX+PLUS软件的Simulator仿真器和Timing Analyzer分析工具进行功能仿真和时序仿真,可验证各个电路模块的功能是否正确。如果有错误则返回原设计予以改正。并重新编译、仿真,直到没有其他错误。最后生成可用于下载的pof或sof文件。
图4就是用MAX+PLUS对通过CPLD来实现的手脉信号的四倍频鉴向电路波形仿真结果。其中A、B为经差分接收及光隔整形后的手脉信号,OA、OB为鉴向倍频后的输出信号。
3、系统的开放性及其抗干扰设计
上面所介绍的基于PC的高速雕铣机的开放式数控系统由于采用了“位置控制卡+PC”的形式,结构简单,可靠,易扩展。在设计中,不管是系统整体设计还是像位置控制卡的CPL部分的局部设计,都注重模块化的设计理念,将各部分功能模块化,并进行相应的硬件或逻辑设计。系统各模块间基本上都是通过标准接口来实现互连通信,因此,各部分可根据实际需要选用组合,也可单独应用到其他的数控系统,使得系统的灵活性和可扩展性大大提高。如基于CPLD的位置控制卡,以插针插槽的形式,连入PC104总线,直接与上位机进行通信,从而可移植到与PC104兼容的不同PC机上;操作面板模块则通过标准串口与上位机通信。从一定程度来说,该系统较好的实现了开放化要求。
数控机床是机械、电子,强电、弱电,硬件和软件紧密结合的自动化产物,在其运行过程中,伴随着电磁能量的转换,一方面它对周围环境产生影响,另一方面其本身受到来自所处环境各方的电磁干扰,直接影响着数控系统的可靠运行。因此,在进行系统设计时,抗干扰问题是不容忽视的。通过分析,可知干扰源主要来自三个方面:空间电磁场干扰、电网干扰和系统内部干扰,解决干扰问题要从系统的硬件和软件两个方面考虑。
软件的方法有软件滤波,软件看门狗,软件冗余,故障自检等措施。
硬件方面针对干扰源,采取了不同的措施,如:
(1) 对于编码器脉冲输入信号,采用差分输入,并通过高速光耦进行隔离,再经整形电路整形;
(2) 对于开关量输入,可先用光耦隔离,抑制共模干扰,并用电容来抑制常模干扰。
(3) 合理设计印刷电路板。
4、结束语
数控系统的开放化是顺应现代制造业发展要求,满足数控系统制造商、机床生产商及用户对数控系统灵活性,可重组可扩展性等要求的必然趋势,因此,要在综合考虑机床应用要求,控制轴数,开发周期等等各方面因素的情况下,充分考虑开放性以模块化为指导思想,合理设计整个数控系统。